零基礎學FPGA設計: 理解硬體程式編輯概念 | 誠品線上

零基礎學FPGA設計: 理解硬體程式編輯概念

內容簡介

內容簡介 本書是針對FPGA初學者編著的入門級圖書，以高雲公司的FPGA和Verilog HDL為開發平臺，詳細闡述FPGA設計所需的基礎知識、基本語法、設計流程、設計技巧，全面、細緻、深刻地剖析了Verilog HDL與C語言等傳統順序語言的本質區別，使讀者通過簡單的實例逐步理解FPGA的硬體設計思想，實現快速掌握FPGA設計方法的目的。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計方法的基礎上，重點辨析讀者易於與常規順序語言混淆的概念，力求使讀者在較短的時間內理解硬體程式設計思想，掌握FPGA設計方法。

作者介紹

作者介紹 杜勇 原著葉濰銘 編譯陸瑞強 校閱

產品目錄

產品目錄 目錄第一篇 基礎篇第1章 必備的數位邏輯電路知識1.1 數位邏輯和邏輯電壓準位(Logic Level)1.2 布林代數1.3 組合邏輯電路基礎1.4 時序邏輯電路基礎1.5 小結第2章 可程式化邏輯元件基礎2.1 可程式化邏輯元件的歷史2.2 FPGA的發展趨勢2.3 FPGA的結構2.4 FPGA與其他處理平臺的比較2.5 工程中如何選擇FPGA元件2.6 小結第3章 準備好開發環境3.1 安裝FPGA開發環境3.2 開發平臺CGD100簡介3.3 Verilog HDL基本語法3.4 小結第二篇 初識篇第4章 FPGA設計流程——LED流水燈電路4.1 FPGA設計流程4.2 流水燈設計實例要求4.3 讀懂電路原理圖4.4 流水燈的設計輸入4.5 程式檔下載4.6 小結第5章 從組合邏輯電路學起5.1 從最簡單的反及閘電路開始5.2 設計複雜一點的投票電路5.3 ModelSim模擬電路功能5.4 典型組合邏輯電路Verilog HDL設計5.5 LED數碼管靜態顯示電路設計5.6 小結第6章 時序邏輯電路的靈魂—D型正反器6.1 深入理解D型正反器6.2 D型正反器的描述方法6.3 初試牛刀——邊緣檢測電路設計6.4 連續序列檢測電路——邊緣檢測電路的升級6.5 任意序列檢測器——感受D型正反器的強大6.6 小結第7章 時序邏輯電路的精華——計數器7.1 簡單的十六進位計數器7.2 十進位計數器7.3 計數器是流水燈的核心7.4 Verilog的本質是並行語言7.5 呼吸燈電路設計7.6 小結第三篇 入門篇第8章 設計簡潔美觀的碼錶電路8.1 設定一個目標——4位元碼錶電路8.2 頂層檔的Verilog HDL設計8.3 設計一個完善的LED數碼管顯示模組8.4 碼錶計數模組的Verilog HDL設計8.5 按鍵防彈跳模組的Verilog HDL設計8.6 小結第9章 數位密碼鎖電路設計9.1 數位密碼鎖的功能描述9.2 規劃好數位密碼鎖的功能模組9.3 數位密碼鎖功能子模組設計9.4 小結第10章 簡易電子琴電路設計10.1 音符產生原理10.2 琴鍵功能電路設計10.3 自動演奏樂曲《梁祝》10.4 完整的電子琴電路設計10.5 小結第11章 應用廣泛的串列埠通訊電路11.1 RS-232串列埠通訊的概念11.2 串列埠硬體電路原理分析11.3 串列埠通訊電路Verilog HDL設計11.4 採用串列埠控制碼錶電路11.5 小結第12章 對狀態機的討論12.1 有限狀態機的概念12.2 狀態機的Verilog設計方法12.3 計數器電路的狀態機描述方法12.4 序列檢測器的狀態機描述方法12.5 小結第四篇 進階篇第13章 基本的時序約束方法13.1 電路的速度極限13.2 時序約束方法13.3 速度與面積的取捨13.4 小結第14章 採用IP核設計14.1 FPGA設計中的“拿來主義”——使用IP核14.2 時鐘IP核14.3 乘法器IP核14.4 記憶體IP核14.5 小結第15章 採用線上邏輯分析儀偵錯工具15.1 線上邏輯分析儀的優勢15.2 GAO的使用流程15.3 採用GAO除錯串列埠通訊程式15.4 小結第16章 常用的FPGA設計技巧16.1 預設接腳狀態設置16.2 重置信號的處理方法16.3 合理利用時鐘致能信號設計16.4 利用移位相加實現乘法運算16.5 根據晶片結構制定設計方案16.6 浮點乘法器設計16.7 小結

商品規格

最佳賣點

最佳賣點 : 1.詳細闡述時序邏輯電路“D型正反器”、“計數器”。
2.從多個角度闡述FPGA的並行設計思維，對FPGA初學者難以理解的設計概念進行深度剖析。
3.通過簡單的實例，逐步理解FPGA的硬體設計思想，實現快速掌握FPGA設計方法的目的。

活動

• 7/4前 全站滿$1,600享92折
• 7/4前 全站滿$3,000享9折