第三類半導體碳化矽高功率元件技術

第1章 半導體元件物理
1.1 材料科學及基礎半導體物理
1.1.1 半導體能帶的形成
1.1.2 碳化矽（SiC）寬能隙半導體材料和Si的比較
1.2 PN二極體
1.2.1 本質半導體
1.2.2 外質半導體及零偏壓時p-n接面結構與特性
1.2.3 順向偏壓（Forward Bias）與逆向偏壓（Reverse Bias）時
1.2.4 單側陡接面（One-Side Abrupt Junction）
1.2.5 p-n接面二極體（P-N Diode）的理想電流 – 電壓（I – V）特性
1.3 PiN二極體（逆向偏壓）
1.4 蕭基二極體（Schottky Barrier Diode, SBD）
1.4.1 熱平衡時
1.4.2 逆向偏壓時
1.4.3 順向偏壓時
1.4.4 順向電壓降（Forward Voltage Drop, VF）
1.4.5 逆向崩潰電壓（Blocking Voltage）
1.4.6 SBD與PiN的I-V curve比較
1.4.7 JBSD與MPS Diode
1.5 雪崩崩潰（Avalanche Breakdown）
1.6 Planar功率MOSFET的導通電阻（Planar Power MOSFET On-Resistance）
1.6.1 RCS（Source Contact Metal Resistance）
1.6.2 RN+（N+ Source Region Resistance）
1.6.3 RCH（Channel Resistance）
1.6.4 RA（Accumulation Resistance）
1.6.5 RJFET（JFET Region Resistance）
1.6.6 RD（N– Drift Region Resistance）
1.6.7 RSUB（N+ Substrate Resistance）
1.6.8 RCD（Drain Contact Metal Resistance）
1.7 Trench功率MOSFET的導通電阻（Trench Power MOSFET On-Resistance）
1.7.1 RCS（Source Contact Metal Resistance）
1.7.2 RN+（N+ Source Region Resistance）
1.7.3 RCH（Channel Resistance）
1.7.4 RA（Accumulation Resistance）
1.7.5 RD（N– Drift Region Resistance）
1.7.6 RSUB（N+ Substrate Resistance）
1.7.7 RCD（Drain Contact Metal Resistance）

第2章 製程與設備（Process and Equipment）
2.1 微影製程（Photolithography）
2.1.1 微影製程流程
2.2 薄膜製程（Thin Films）
2.2.1 化學氣相沉積（Chemical Vapor Deposition, CVD）
2.2.2 物理氣相沉積（Physical Vapor Deposition, PVD）
2.3 爐管與離子植入製程（Furnace and Ion Implant）
2.3.1 爐管（Furnace）
2.3.2 離子植入製程（Ion Implant）
2.4 蝕刻製程（Etching）
2.4.1 乾式蝕刻（Dry Etching）
2.4.2 濕式蝕刻（Wet Etching）與濕式清洗（Wet Clean）
2.4.3 蝕刻輪廓（Etching Profile）
2.5 晶背研磨及晶背金屬化製程（Backside Grinding and Backside Metallization, BGBM）
2.5.1 晶背研磨（Backside Grinding, BG）
2.5.2 晶背金屬化製程（Backside Metallization, BM）

第3章 碳化矽高功率元件製造流程
3.1 碳化矽接面位障蕭特基二極體（SiC Junction Barrier Schottky Diode, SiC-JBSD）製造流程
3.2 碳化矽平面式金氧半場效電晶體製造流程（SiC Planar MOSFET Process Flow）
3.3 碳化矽溝槽式金氧半場效電晶體製造流程（SiC Trench MOSFET Process Flow）
3.3.1 採用先挖溝槽的方式（Trench First）
3.3.2 採用後挖溝槽的方式（Trench Last）

第4章 元件電性量測
4.1 WAT測試（Wafer Acceptance Test）
4.1.1 TLM傳輸線模型（Transfer Length Method）測試結構
4.1.2 Kelvin測試結構（四點量測Four-point Probing）
4.1.3 片電阻（Sheet Resistance, Rs）測試結構
4.1.4 擊穿（Breakdown）測試結構
4.1.5 MOS電容（MOS Capacitor）測試結構以及利用電容—電壓曲線（C-V Curve）的量測，來萃取氧化層和半導體的界面陷阱密度（Density of Interface Traps, Dit）
4.1.6 萃取4H-SiC Planar MOSFET的通道電子遷移率（Channel Electron Mobility, μn）
4.2 SBD功率二極體元件量測以及萃取Backside Ohmic Contact 的ρC
4.3 CP測試（Chip Prober Test）
4.3.1 4H-SiC JBSD的CP測試
4.3.2 4H-SiC Planar MOSFET的CP測試

作者簡介
楊子明
國立交通大學 半導體材料與製程設備學程工學碩士
著作 :《半導體製程設備技術》（三版）

總校閱簡介
李坤彥
美國普渡大學 電機與資訊工程學系 博士
國立臺灣大學 工程科學及海洋工程學系 教授
國立臺灣大學 重點科技學院 教授
碳矽電子股份有限公司 創辦人